MANUFACTURE OF PHOTOSEMICONDUCTOR DEVICE	
Patent Number:	JP61059886
Publication date:	1986-03-27
Inventor(s):	KANEKO TOSHIAKI; others: 01
Applicant(s):	FUJITȘU LTD
Requested Patent:	JP61059886
Application Number:	JP19840181910 19840831
Priority Number(s):	
IPC Classification:	H01L33/00
EC Classification:	
Equivalents:	·
Abstract	
PURPOSE:To prevent the alignment accuracy from deteriorating due to the crack or warpage of a chip in manufacturing steps and to facilitate the characteristic check, by forming an epitaxial layer, an impurity diffused region and electrodes on a substrate and then fusing a conductive plate material.  CONSTITUTION:An N type AlGaAs layer 2, a P type AlGaAs active layer 3, a P type AlGaAs layer 4, and an N type AlGaAs layer 5 are grown in liquid phase on an N type GaAs substrate 1, P type impurity diffused regions 6a, 6b are selectively diffused, and a P type electrode 7 and a gold plating gold portion 8 are formed. Then, a silicon wafer 16 metallized with melted alloy is die bonded through a fused alloy material 17 and the substrate 1 is then selectively etched. Then, since it is strengthened with silicon 16, crack and warpage are remarkably reduced. Then, N type electrodes 10 are patterned, grooves 12 are formed until reaching a wafer 15. Then, chips are checked for the characteristics in the state integrated with the wafer 16. Then, chips are completely formed by cracking to be mounted on a stem 14.	
Data supplied from the esp@cenet database - I2	

# ⑩ 日本国特許庁(JP)

⑪特許出願公開

#### ⑩ 公 開 特 許 公 報 (A) 昭61-59886

Mint Cl

識別記号

庁内整理番号

49公開 昭和61年(1986) 3月27日

H 01 L 33/00

6666-5F

審査請求 未請求 発明の数 1 (全4頁)

光半導体装置の製造方法 国発明の名称

> ②特 顧 昭59-181910

29出 顋 昭59(1984)8月31日

⑫発 明. 者 明者 ⑫発

敏 明 幸人 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

①出 願 人

 $\blacksquare$ 富士通株式会社

川崎市中原区上小田中1015番地

弁理士 松岡 砂代 理 宏四郎

### 1. 発明の名称

光半導体装置の製造方法

# 2. 特許請求の範囲

基板上にエピタキシャル層を積層成長させて不 施物拡散領域を形成し、電極を形成した後に、導 電性の板材を上記電極側に溶融合金を介して融着 し、上記基板をエッチング後に該エッチング面に 他の電極を形成し、該他の電極側から上配板材の 厚み方向の一部に遠する切渦を形成した状態で特 性チェックを行い、クラッキング 後に各別チップ をステムに融着してなることを特徴とする光半導 体装置の製造方法。

## 3. 発明の詳細な説明

# (発明の技術分野)

本発明は光半導体装置の製造方法に係り、特に 化合物光半導体素子のウェハー加工時と特性チェ ク時に生ずる該ウェハーの反りや折れ等を発生さ せない様にした光半導体整置の製造方法に関する。 (技術の背景)

近赤外及び可視発光ダイオード等の製造工程に 於いて、活性材料として一般にはアルミニウム。 ガリウム。ヒ素 (Ala Ganalas) 発光ダイオードが 用いられているが、近赤外や赤、或いは橙色の発 光が可能な光半導体素子の基板としてGaAsまたは TGaAsom P x 等を用いたインジウム、ガリウム、ヒ 素(·lax Gaux As)インジウム、ガリウム、ヒ衆、 燐(In x Gana Asi-yP v)発光ダイオード等の比較 的結晶強度の弱い化合物光半導体装置では、その 製造過程、特に基板エッチング段階で反りや割れ を生じ背面マスクアライメントの位置合わせ等に 問題が発生していた。

## (従来技術)

上記した結晶強度の弱い化合物光半導体装置と してAlx にGass As発光ダイオードについて第2回 (4) ~ (4) にその製造方法の過程を示す。第2図(4) に 於いて基板1はロ型のGalsであり、該基板1上に 第『暦 2 として n − Al x ι Gai-xiAsを 50μ m 厚に液 相成長させ、 該第1 暦 2 上に活性層になる第2 層 3としてP-Alx 2 Gal-xxAsを1 μm厚に液相成長

三进 化多种类化物酸钠 电电

させ、第3層4としてP-A1x 3 Gal-raAsを接第2 層3上に1μm厚に液相成長させる。更に第4層 5として接第3層4上にn-A1x 4 Gal-raAsを1μm 厚に液相成長させ、接第4層5上に発光径30~ 40μm がを得るために第3層4変面に到達する様 に ZaAs 2 等のP型不統物6を1~2μm厚に選択 拡散させる。

次に第2図内に示す様に第4層5の全面に 0.5 μm厚程度に金、亜鉛からなるP型電極7を幕8を10~20μm厚に形成してアロイを行う。次にエッチング液によって基板1を選択エッチング液によって基板1を選択エッチング液としてはNH・OH+H・O・等を用いることが出来る。この様にして第2図向に示す様にn型電極10を0.5μm厚程度に蒸着する。該n型電極としてはAuGeを1000人厚に見いを5000人厚に蒸着させて 130μm 4程度の光取出し 11をパターニングしてアロイ化を行い、続いてダインングして切み12を形成してからチップ

化して互いに切り離された各チップを特性チェックして良品を選別する様になし、選別されたチップは第2回的に示す様に a 型電極 1 0 に A o ワイヤ 1 3 をボンデングすると共にアロイした金銀金属 3 を溶融合金 1 5 (例えば A o S i) を介してステム 1 4 上に存着させてステム 1 4 上にチップがマウントされた発光ダイオードが完成する。

#### (従来技術の問題点)

上記した化合物光半導体装置の製造方法によると、GaAs基板 1 が第 2 図的に示す様にエッチングされるとチップ結晶層。すなわちのとなり見りが配合の厚みは約 50 μ m 程度の部のではからの原みは約 50 μ m 程度の部のではないがあるために第 1 層で 2 にいかがないとなって、アクーニングする際のである。更に特定シックを行うないというでは、アクースでは、アクースを各別に分離して、アクースでは、アクースを行うないというでは、アクースでは、アクースを行うでは、アクースを行うないというでは、アクースを行って、アクースを行って、アクースを行って、アクースを行って、アクースを行って、アクースを行って、アクースを行って、アクースを行って、アクースを行って、アクースを行って、アクースを行って、アクースを使って、アクースを使って、アクースを受ける。 1 による 1 による

れを生じて生座上の歩留りを駆くしていた。

#### (発明の目的)

本発明は上記した欠点に鑑みなされたものであり、化合物光半導体の製造工程を減少させ製造過程に於いて生ずるチップの割れや、反りによるアライメント構度の劣化を防止し特性チェックを行い易い半導体整型の製造方法を提供することを目的とするものである。

#### (発明の構成)

そして、上記目的は本発明によれば茲板上には ビクキシャル層を積層成長させて不統物拡散と を形成し、電極を形成した後に、導電性の板板を 上記電極側に溶融合金を介して融密し、上記極板 をエッチング後に該エッチング面に他の電極側が をエッチング後に該エッチング面に他の電極形 では、変他の電極側から上記板材の厚み方って のではでい、クラッキング後に各別チップをステーム のでは、クラッキング後に各別チップを表示してなることを特徴とする光半導体装置の製造 方法を提供することで途成される。

#### (発明の実施例)

以下、本発明の一実施例を第1図(4)~(4)を用い て詳記する。第1図回は第2図回と同一構成でロ - Geas基板1上に第1層2のn-Alx i Gai-xiAs, 活性層となる第2層3のP-Alx:Gai-rzAs. 第3 暦4のP-Alx s Gal-xaAs。第4暦5のローAlx 4 Gal-sellsを順次液相成長させ、P型不純物拡嵌領域 6 a. 6 bを選択拡散している。次に第1図心に 示す機にP型電極7と金額金部8の形成が行われ た後でシリコンウェハー或いは溶融合金をメタラ イズしたシリコンウェハー16に金鍍金部8側を 下にして金シリコン(AuSi)、金-錫 (AuSa) 等 の溶融合金材17を介してダイポンドを行う。 Au とSiの共品温度は 400で位であり、AuSn等では 280で位で強固に固定される。この際シリコンウ ェハーはヒートシングとなる。この様に熟伝導性 (導館性) を与えたウェハー郎材或いは熱伝導部 材(導電部材)を固定した後にn-GaAs基板1を 進択エッチング9する。この状態では従来方法に 比べてシリコン16で強化されているために割れ. 反りが汲祓する。次に第1図(0)に示す様にN型電

# 特開昭61-59886(3)

極10をパターニングする場合に形成する光取出 し郎11の直径は 130 m 程度にするがこの豚 P 型不純物拡散領域 6 a , 6 b の中心と合わせる為 の背面マスクアライメントの位置合わせ精度は反 りがないために精度を向上出来る。本発明の場合・ には上記マスクアライメントに於いてはシリコン ウェハー16の一郎をエッチングすることで行い 得る。次にロ側電極10個からダイサーによって シリコンウェハー16に達する迄切器12を形成: する。この状態では各チップは完全に分離されて いないがP側電極では各チップ毎に分離されてい るので各チップ低に発光状態等の特性チェックを 行えるのでシリコンウェーハ合16に一体に形成 された状態で特性チェック出来るためにチェック の自動化が極めて行い易い状態となる。また、チ ェック時のウェハーの折れも防止出来る。

上述の如き特性チェック後にクラッキングする ことで第1図回に示す様に完全にチップ化されて ステム14にシリコンウェハー16は取り付けられ、ワイヤ13のボンデングが行われる。個々に 分離されたチップもシリコンウェハーと一体であり独度も充分であって P 側電極 7 よりの電極取り出しもシリコンウェハー 1 6 が 4 電性を付与または 4 電性であるために電極取り出しも特に 工夫する 4 駆はない。

#### (発明の効果)


本発明は叙上の如く構成し、且つ製造されるために活性物質に反りを発生させず、基板エッチング時に生ずる割れを防止出来るだけでなく、反りによって生ずるn側電極工程での背面アライメント精度を向上させ、且つ特性チェック時にチップをパラバラにしないでチェクが行えて、更にシリコンウェハーはヒートシンクとしての関能も繁ねる等の多くの特徴を有するものである。


#### 4. 図面の簡単な説明

第1図(1)~(4)は本発明の光半導体装置の製造方法を示す側断面図、第2図(1)~(4)は従来の光半導体装置の製造方法を示す側断面図である。

1 · · · 茲板. 2 · · · 第 1 層. 3 · · · 活性層となる第 2 層. 4 · · ·

> 特許 出願人 富士通株式会社 完 代理人弁理士 松 岡 宏四郎





-434-